安路StateHoldIO的TD配置¶

注意事项
1. 目前三态新版本都提供了原语
2. 上电时序导致的误保持为1可以用延时模块几十个ns来解决

1. EF2 EF3L40/90 EF3L15(25/45)¶

stateholdio ON: ghighb is active in auto_clear
boot_mode：如果需要JTAG保持IO，则只能x1模式，不能x4

2. EF3L50/70/A0¶

stateholdio ON：use the freeze io function

3. EF5¶

freezeio ON：use the freeze io function

4. 上电低电平锁存错误高电平¶

如果上电阶段不需要保持IO, 只要求在线升级保持IO, 则无需关注这个问题
IO异常高脉冲问题分析报告_public.pdf
问题：输入到输出纯组合逻辑或者hitless上电保持功能异常(在线升级不会)，输入低电平期望输出低电平，实际异常高脉冲
上电后延时60ns信号+三态原语+sdc约束新增时间+gwd和goe信号同时释放设置
stateio_wrapper.v
ts_logic_delay.v

wire stateholdio_logic_delay;
ts_logic_delay #(
    .DEVICE ( "EF5" )
) ts_logic_delay_inst(
    .logic_delay(stateholdio_logic_delay)
);

EF5_LOGIC_IOTRIBUF u_stateio(
    .i  ( mux_latch[i]      ),
    .t  ( ~logic_delay      ),
    .o  ( io_din[i]         ),
    .io ( stateio[i]        )
);

create_clock -name {osc_div_clk} -period 2.65 -waveform {0.000 1.325} [get_pins {ts_logic_delay_inst/inst_osc_div.clko}]