StateHoldIO应用注意

• 需要更新td2026.2 软件，最新软件

• 只改相位默认值会引入其它问题，高电平低脉冲

• 用一个新的模块引入ts延迟模块
• 逻辑环会引入新的问题

1. 老器件(EF2,EF4,E3L15/40/45/90)

• 参考文档

  1. APUG065_Anlogic StateHoldIO_JTAG.pdf
  2. APUG065_Anlogic StateHoldIO_JATG.zip

• 注意事项

1.1 I2C

1.2 JTAG

1.2.1 安路原厂AJE方案

1. 如果要手动指定释放时间，可以bypass.svf手动加runtest延迟指定时间
2. sram.svf和bypass.svf必须合并，否则两个独立文件加载期间会复位JTAG导致保持IO功能失效

1.2.2 自己写JTAG执行代码加载BIN

2. 新器件()

• 参考文档

  1. APUG104_EF3_EF5_StateHoldIO_Reference_Design.pdf
  2. APUG104_EF3_EF5_StateHoldIO_Reference_Design_V1.0.zip

• 注意事项

2.1 I2C

2.2 JTAG

2.3 I2C和JTAG共同注意事项

1. 上电启动阶段en输入和输出直通导致异常IO输出
2. 需要添加osc时候给约束