PH1P35MEG324¶
- 设计参考文档
- DS1300_PH1P_Datasheet
- UG1307_安路科技PH1P系列FPGA硬件设计指南.pdf
- PH1P35MEG324 & PH1P35MEG324A_CHECKLIST.xlsx
1. 电源¶
- 电源退耦电容：UG1307-1.3 电源退耦电容配置表
VCCINT+VCCAUX+VCCAUXIO 这三个建议按照表格来，
VCCIO可以根据实际Bank使用酌情删减，如果IO用的满和高速接口比较多，建议按表格来 -
功耗评估：Anlogic_PH1P_PowerEstimator.zip 根据实际应用填表
使用视频：PH1A 器件功耗评估方法 -
IO端口不能直接接地或者VCCIO，如有连接应用，需要串接电阻(1K以上, 避免IO误操作变成输出损坏)
-
供电电压: PH1P35 FPGA 无上下电时序要求
注意：PH1P 系列 FPGA 支持多种配置模式，需使用的配置管脚位于不同 BANK 时，
相关 BANK 供电电源需保持一致，特别是 Flash IO散落在不同Bank
| 电源域 | 范围 | 注意 |
|---|---|---|
| VCCINT | 0.95V | |
| VCCAUX/VCCDPHY | 1.8V | MIPI不使用也要供电，MIPI IO悬空 |
| CONFIG:BANK0,VCCIOx | 1.8V-3.3V | 涉及Flash/JTAG,常规3.3V,如果不是则注意是否有电压冲突 |
| HR: BANK32 | 1.2V-3.3V | 使用LVDS推荐LVDS25，其次LVDS18; 支持TMDS33 |
| HD: BANK21/22/42 | 1.5V-3.3V | 不支持LVDS电平 |
| DDR: BANK12 | 1.2V-1.8V | 仅支持LVDS18的输入 |