module out_z #(
    parameter WIDTH = 8
) (
    input  [WIDTH-1:0] i_sig,
    output [WIDTH-1:0] o_pin
);

genvar i;
generate
    for (i = 0; i < WIDTH; i = i + 1) begin : gen_out_z
        assign o_pin[i] = i_sig[i] ? 1'bz : 1'b0;
    end
endgenerate

endmodule